歴代高柳賞-歴代高柳記念賞

H21年度(2009)高柳記念賞受賞

浅井 秀樹(あさい ひでき)

【 静岡大学工学部教授 】

チップ・パッケージ・ボード協調設計に向けた
パワー/シグナル・インテグリティ解析技術に関する研究

半導体集積回路からプリント配線基板までの多様な電気電子回路の設計現場において、設計回路が仕様通りに動作するかどうかを試作前に計算機上で検証する技術は、生産性向上の観点から極めて重要である。回路・パッケージ・プリント配線板の電気的な動作検証には、キルヒホッフの法則に基づくモデルをシミュレーションにより解析するソフトウエア(SPICE等)が多用されてきた。しかし、高集積化技術の発展と共に、SPICE等の利用では、検証コストの肥大化が深刻となっており、世界市場での製品の優位性確保のための高精度、高速な解析技術の創出が切望されている。

本研究では、電子回路の高密度実装下での高周波動作に対するパワー・シグナル・イッテグリティ(電源・信号の品質保証)のための高速、且つ高精度な回路解析手法と三次元電磁界解析手法が提案され、これに基づくシミュレータが開発されている。このシミュレータでは、従来手法に比べて、劇的な高性能化か実現されている。

回路解析手法として、SPICE方式とは異なる緩和法、潜在性挿入技法を導入した。また、汎用性を損なうことなく従来手法より大幅に状態変数の数の削減が可能な定式化手法(RLCG-MNA)を新たに提案し、導入した。電磁界解析手法において、PCクラスタ上で効率的に稼動する並列分散型三次元FDTD(時間領域差分)法を提案し、シミュレータに組み込んだ。

従来の回路・電磁界シミュレーションと比較して、解析精度を劣化させることなく、二桁高速なシミュレータを実現した。既に、三次元電磁界解析技術は、実用レベルで大手企業に導入され、実設計に利用されると共に、プリント基板の生産性を大幅に向上させた。現在、これらの技術の統合化に向けたプロジェクト(NEDO)が課題の解決に向けて進められている。本技術は、エレクトロニクス製品の設計・生産性向上に直結しており、近い将来、設計方法論の革命をおこす日本製“JISSO-CAD”の創成が期待できる。

『歴代高柳記念賞』贈呈一覧はこちら